1. 元器件布局的考慮

元器件布局時(shi),應該(gai)把相互有關(guan)的(de)(de)元件(jian)盡(jin)量放(fang)得近一些。例如(ru)(ru),時(shi)鐘發(fa)生(sheng)器、晶振、CPU的(de)(de)時(shi)鐘輸入端都易產生(sheng)噪音,在(zai)放(fang)置的(de)(de)時(shi)候(hou)應該(gai)把它們靠(kao)近些。對于(yu)(yu)那些易產生(sheng)噪聲的(de)(de)器件(jian)、小(xiao)電(dian)流電(dian)路(lu)、大電(dian)流電(dian)路(lu)、開關(guan)電(dian)路(lu)等,應盡(jin)量使其遠(yuan)離單片(pian)機的(de)(de)邏輯控制電(dian)路(lu)和存儲電(dian)路(lu)(ROM、RAM);如(ru)(ru)有可(ke)能(neng),則(ze)將這(zhe)些電(dian)路(lu)另(ling)外制成電(dian)路(lu)板,會更(geng)加有利于(yu)(yu)抗(kang)干擾,提高電(dian)路(lu)工作時(shi)的(de)(de)可(ke)靠(kao)性(xing)。

2. 去耦電容的設置

盡量(liang)在(zai)(zai)關鍵(jian)元件,如ROM、RAM等芯片(pian)旁邊安裝去耦(ou)電(dian)(dian)(dian)(dian)容。實際上(shang),印制電(dian)(dian)(dian)(dian)路板走線(xian)、引腳走線(xian)和(he)接線(xian)等都可(ke)(ke)能(neng)含有較(jiao)大的(de)電(dian)(dian)(dian)(dian)感(gan)效應。大的(de)電(dian)(dian)(dian)(dian)感(gan)可(ke)(ke)能(neng)在(zai)(zai)VCC走線(xian)上(shang)引起(qi)嚴重的(de)開關噪聲尖峰(feng),防止其產生的(de)唯一方法(fa)是在(zai)(zai)VCC與電(dian)(dian)(dian)(dian)源(yuan)地之間安放一個0.1μF的(de)去耦(ou)電(dian)(dian)(dian)(dian)容。如果電(dian)(dian)(dian)(dian)路板上(shang)使用(yong)的(de)是表面安裝零件,則可(ke)(ke)以(yi)用(yong)片(pian)狀(zhuang)電(dian)(dian)(dian)(dian)容直(zhi)接緊靠著元件,在(zai)(zai)VCC引腳上(shang)固定。最好(hao)是使用(yong)瓷片(pian)電(dian)(dian)(dian)(dian)容,因為這(zhe)種電(dian)(dian)(dian)(dian)容有較(jiao)低的(de)靜電(dian)(dian)(dian)(dian)損耗(hao)(ESL)和(he)高頻(pin)阻抗(kang),另外這(zhe)種電(dian)(dian)(dian)(dian)容在(zai)(zai)溫(wen)度和(he)時間上(shang)的(de)介質穩定性(xing)也很不錯。盡量(liang)不要使用(yong)鉭電(dian)(dian)(dian)(dian)容,因為它在(zai)(zai)高頻(pin)下的(de)阻抗(kang)較(jiao)高。

另外在安放(fang)去耦電容時需要(yao)注(zhu)意以下(xia)幾(ji)點:

a. 在印(yin)制電(dian)(dian)路板的電(dian)(dian)源輸入(ru)端跨接(jie)100μF左右的去耦電(dian)(dian)容;如果體積允許,電(dian)(dian)容量大一些更好。

b. 原(yuan)則上(shang)每個(ge)集成電(dian)(dian)路芯(xin)片(pian)的(de)(de)旁邊都需要放(fang)置(zhi)一個(ge)0.01μF的(de)(de)瓷片(pian)電(dian)(dian)容(rong);如果電(dian)(dian)路板的(de)(de)空(kong)隙太小而放(fang)置(zhi)不下,可以每10個(ge)芯(xin)片(pian)左(zuo)右放(fang)置(zhi)一個(ge)1~10μF的(de)(de)鉭電(dian)(dian)容(rong)。

c.  對于抗干擾能力弱(ruo)的(de)、關(guan)斷時電流變(bian)化(hua)大的(de)元件和RAM、ROM等存儲元件,應該在電源線(VCC)和地線之間(jian)接入去耦電容(rong)。

d. 電(dian)容的(de)引(yin)線(xian)不(bu)要太長,特別是高(gao)頻旁路電(dian)容不(bu)能(neng)帶引(yin)線(xian)。

3. 接地線的處理

在這種電(dian)路(lu)中地線的種類有很(hen)多(有系統地、屏(ping)蔽地、邏輯地、模擬地等),地線布(bu)局是否合理(li),將決定(ding)整個電(dian)路(lu)的抗干擾能力。在設計地線和接地點的時候,應該考慮以(yi)下問(wen)題:

a. 邏輯地和模(mo)擬(ni)地要分開(kai)布(bu)線(xian),不(bu)能合用,將它們各處(chu)的地線(xian)分別與(yu)相應(ying)的電(dian)源地線(xian)相連。設計(ji)時(shi),模(mo)擬(ni)地線(xian)應(ying)盡量加粗(cu),而且盡可能加大引出端的接(jie)地面(mian)積。一般來講,對(dui)于輸入(ru)輸出的模(mo)擬(ni)信號,與(yu)單片機(ji)電(dian)路之(zhi)間最好通(tong)過光耦進(jin)行(xing)隔離(li)。

b. 在設計邏輯電路(lu)(lu)的印(yin)制(zhi)板時,其地(di)線應構成閉環形式,可提高電路(lu)(lu)的抗干擾能力。

c. 地(di)線應盡量(liang)粗(cu)。如(ru)果地(di)線很細,則(ze)地(di)線電阻將會很大(da),造成接地(di)電位隨電流(liu)的變化而變化,致使信號電平不穩(wen)、電路的抗干(gan)擾能力下降。在布線允許(xu)的情況下,要保證(zheng)主要地(di)線的寬度至少在2~3mm,元(yuan)件引腳(jiao)上的接地(di)線應在1.5mm左(zuo)右。

d. 要注意(yi)接地(di)(di)(di)點的(de)選擇。當板上(shang)信(xin)號頻率(lv)低于1MHz時(shi),由(you)(you)于布線(xian)和元件(jian)之間(jian)的(de)電(dian)(dian)磁感應影(ying)響(xiang)很(hen)小(xiao),而接地(di)(di)(di)電(dian)(dian)路形(xing)成(cheng)的(de)環流對于干擾(rao)的(de)影(ying)響(xiang)較大,所以要采用(yong)一點接地(di)(di)(di),使其不(bu)形(xing)成(cheng)回路。當電(dian)(dian)路板上(shang)信(xin)號頻率(lv)高于10MHz時(shi),由(you)(you)于布線(xian)的(de)電(dian)(dian)感效應明顯,地(di)(di)(di)線(xian)阻(zu)抗(kang)變(bian)得很(hen)大,此時(shi)接地(di)(di)(di)電(dian)(dian)路形(xing)成(cheng)的(de)環流就不(bu)再是主要問題(ti)了,所以應采用(yong)多點接地(di)(di)(di),盡量降低地(di)(di)(di)線(xian)阻(zu)抗(kang)。

e. 電源(yuan)線(xian)(xian)(xian)的(de)(de)設置除了要根據電流的(de)(de)大小盡量加粗線(xian)(xian)(xian)寬度外,布(bu)線(xian)(xian)(xian)時還應使(shi)電源(yuan)線(xian)(xian)(xian)、地(di)(di)線(xian)(xian)(xian)的(de)(de)走線(xian)(xian)(xian)方向(xiang)與數據線(xian)(xian)(xian)的(de)(de)走線(xian)(xian)(xian)方向(xiang)一致。此外,還可用地(di)(di)線(xian)(xian)(xian)將電路板的(de)(de)底層沒有走線(xian)(xian)(xian)的(de)(de)地(di)(di)方鋪滿(man),這(zhe)些方法都有助于增強電路的(de)(de)抗(kang)干擾能(neng)力。

4. 數據線寬度選擇

數據線的寬度也應盡可能寬,以減小阻抗。至少不小于0.3mm,如果(guo)采用0.46mm或者更大,則更為理想。

5. 電路板過孔的處理

由于(yu)電(dian)路板的(de)(de)過孔會(hui)帶來約10pF的(de)(de)電(dian)容(rong)效應(ying),對于(yu)高頻電(dian)路,將會(hui)引入太多的(de)(de)干(gan)擾,所以在布(bu)線的(de)(de)時候應(ying)該注意(yi)。