信(xin)(xin)號(hao)發(fa)生器(qi)在(zai)通信(xin)(xin)領域(yu)的(de)(de)(de)應用(yong)，不僅要求信(xin)(xin)號(hao)發(fa)生器(qi)具有較高的(de)(de)(de)穩定度(du)(du)和精(jing)度(du)(du)，還(huan)要能夠(gou)迅速地切換頻點。本信(xin)(xin)號(hao)發(fa)生器(qi)PCBA方案采用(yong)可編程門陣列(lie)(FPGA)器(qi)件與高速D/A芯(xin)片相結合(he)，采用(yong)直接數(shu)(shu)字(zi)(zi)(zi)合(he)成(cheng)(cheng)技(ji)術(shu)(shu)(shu)(DDS法(fa))產生連(lian)續(xu)波(bo)信(xin)(xin)號(hao)。DDS技(ji)術(shu)(shu)(shu)是(shi)一種從相位(wei)出發(fa)合(he)成(cheng)(cheng)波(bo)形的(de)(de)(de)技(ji)術(shu)(shu)(shu)，它打破了傳統(tong)頻率(lv)合(he)成(cheng)(cheng)技(ji)術(shu)(shu)(shu)的(de)(de)(de)束(shu)縛(fu)，與傳統(tong)頻率(lv)合(he)成(cheng)(cheng)方法(fa)相比具有諸多優勢，如(ru)頻率(lv)分辨率(lv)高、輸出相位(wei)噪聲(sheng)低、相位(wei)連(lian)續(xu)變化和轉(zhuan)換速率(lv)快(kuai)等，是(shi)全數(shu)(shu)字(zi)(zi)(zi)化技(ji)術(shu)(shu)(shu)的(de)(de)(de)關鍵?。隨著微電子(zi)技(ji)術(shu)(shu)(shu)和數(shu)(shu)字(zi)(zi)(zi)集成(cheng)(cheng)電路的(de)(de)(de)發(fa)展，近年來DDS技(ji)術(shu)(shu)(shu)獲(huo)得迅速發(fa)展并被廣泛(fan)應用(yong)于數(shu)(shu)字(zi)(zi)(zi)通信(xin)(xin)系(xi)統(tong)中(zhong)。

原理

利用(yong)FPGA完(wan)成DDS核的(de)(de)功能，通過并(bing)串轉換技術產生兩路(lu)數字(zi)波形數據(ju)，并(bing)以低(di)壓差(cha)分模式(LVDS)輸出(chu)，送入(ru)到DAC芯片(pian)。最(zui)終(zhong)由DAC芯片(pian)經(jing)過數模轉換后輸出(chu)一(yi)定頻率的(de)(de)模擬信號。

DDS信號產(chan)生單元

DDS的工作原理如(ru)圖

主要包(bao)括(kuo)相位累加器(qi)、波形存(cun)(cun)儲器(qi)(ROM)、D/A轉換器(qi)和低通濾波器(qi)四(si)個部分。其(qi)中相位累加器(qi)與波形存(cun)(cun)儲由FPGA完成(cheng)。

在(zai)FPGA參考時鐘的上升(sheng)沿，相(xiang)位累加器(qi)對(dui)頻率控制字進行累加，得到相(xiang)位對(dui)ROM尋址，完成(cheng)相(xiang)位一幅度轉換，讀取出(chu)相(xiang)應(ying)的波形數據，經D/A轉換輸(shu)出(chu)階梯波。

D/A轉換

該(gai)方案D/A轉(zhuan)換采(cai)樣(yang)樣(yang)率(lv)高達2.5GSPS，射(she)頻輸出。

DAC芯(xin)片(pian)的(de)(de)(de)采(cai)樣(yang)(yang)頻率(lv)(lv)(lv)設計為2GSPS，主機(ji)(ji)驅動(dong)解交(jiao)錯(cuo)數(shu)(shu)據(ju)(ju)(ju)以偏移二進(jin)制的(de)(de)(de)格式送到(dao)這兩個接(jie)口(kou)(kou)，每(mei)路(lu)數(shu)(shu)據(ju)(ju)(ju)的(de)(de)(de)頻率(lv)(lv)(lv)均為芯(xin)片(pian)時(shi)(shi)鐘(zhong)頻率(lv)(lv)(lv)的(de)(de)(de)1/2，即為1GHz。嵌入式DDR數(shu)(shu)據(ju)(ju)(ju)時(shi)(shi)鐘(zhong)輸入端口(kou)(kou)(DCI)，主機(ji)(ji)在DCI時(shi)(shi)鐘(zhong)的(de)(de)(de)上、下邊沿(yan)均輸出數(shu)(shu)據(ju)(ju)(ju)，DCI時(shi)(shi)鐘(zhong)頻率(lv)(lv)(lv)為500MHz。DCI的(de)(de)(de)時(shi)(shi)鐘(zhong)沿(yan)必須與(yu)數(shu)(shu)據(ju)(ju)(ju)位躍遷重合。輸人數(shu)(shu)據(ju)(ju)(ju)的(de)(de)(de)標稱采(cai)樣(yang)(yang)點是DCI時(shi)(shi)鐘(zhong)沿(yan)的(de)(de)(de)中(zhong)點，該點對應于數(shu)(shu)據(ju)(ju)(ju)眼的(de)(de)(de)中(zhong)心。同(tong)時(shi)(shi)為實現主機(ji)(ji)對DAC的(de)(de)(de)同(tong)步操作，參考時(shi)(shi)鐘(zhong)4分頻后經DCO接(jie)口(kou)(kou)送到(dao)主機(ji)(ji)，該頻率(lv)(lv)(lv)與(yu)DCI時(shi)(shi)鐘(zhong)頻率(lv)(lv)(lv)相(xiang)同(tong)。

數據匯(hui)編器對接收(shou)來的兩路1GHz的數據流進行重(zhong)組，并(bing)在DAC核(he)中(zhong)進行數據重(zhong)構，最終轉換為模擬(ni)信號。

外圍電路

REFIN輸(shu)入一個參考頻(pin)(pin)(pin)率(lv)，經過(guo)(guo)(guo)分(fen)頻(pin)(pin)(pin)后(hou)作為鑒相頻(pin)(pin)(pin)率(lv)與鑒相器(qi)N分(fen)頻(pin)(pin)(pin)后(hou)的(de)頻(pin)(pin)(pin)率(lv)比較，鑒相器(qi)輸(shu)出(chu)與相位誤差(cha)成比例的(de)電(dian)壓，經過(guo)(guo)(guo)外(wai)部的(de)環路濾波器(qi)控制帶內(nei)外(wai)噪聲與雜散(san)，得到調諧電(dian)壓，通(tong)過(guo)(guo)(guo)VCO使(shi)輸(shu)出(chu)頻(pin)(pin)(pin)率(lv)與設定值相同。輸(shu)出(chu)同樣是(shi)差(cha)分(fen)信號，經過(guo)(guo)(guo)三端濾波電(dian)容連(lian)接到時鐘輸(shu)入端口(kou)，為其提供穩定的(de)工作頻(pin)(pin)(pin)率(lv)。

PCBA加工產能

PCBA工藝能力

PCBA交期說明