哪些電子產品開發應特別注意電磁干擾問題

部分電(dian)子產(chan)(chan)品對電(dian)磁(ci)干擾須有(you)嚴格控制(zhi)(zhi)要求，因此(ci)在設(she)計開發(fa)這(zhe)(zhe)類(lei)電(dian)子產(chan)(chan)品是得有(you)充足考(kao)慮，這(zhe)(zhe)類(lei)電(dian)子產(chan)(chan)品主(zhu)要有(you)：微控制(zhi)(zhi)器時鐘頻率特(te)別(bie)高(gao)，總(zong)線周期特(te)別(bie)快的(de)系統(tong)；系統(tong)含(han)有(you)大功率，大電(dian)流驅動(dong)電(dian)路(lu)，如產(chan)(chan)生(sheng)火花(hua)的(de)繼電(dian)器，大電(dian)流開關等；含(han)微弱模擬信號電(dian)路(lu)以及高(gao)精(jing)度A/D變換電(dian)路(lu)的(de)系統(tong)。

增強電子產品抗電磁干擾能力的措施有哪些？

選用頻率低的微控制器

選(xuan)用外時鐘(zhong)頻(pin)(pin)率低的微(wei)(wei)控制(zhi)器可以有(you)效降(jiang)低噪聲(sheng)和提(ti)高(gao)系統的抗干擾能力。同樣頻(pin)(pin)率的方(fang)波和正弦(xian)波，方(fang)波中(zhong)的高(gao)頻(pin)(pin)成份比正弦(xian)波多(duo)得多(duo)。雖然方(fang)波的高(gao)頻(pin)(pin)成份的波的幅(fu)度，比基波小，但(dan)頻(pin)(pin)率越高(gao)越容易發射(she)出成為(wei)噪聲(sheng)源，微(wei)(wei)控制(zhi)器產生的最有(you)影(ying)響的高(gao)頻(pin)(pin)噪聲(sheng)大約是(shi)時鐘(zhong)頻(pin)(pin)率的3倍。

減小信號傳輸中的畸變

微控制(zhi)器主要(yao)采用高(gao)速CMOS技術制(zhi)造(zao)。信號(hao)(hao)輸(shu)入(ru)端(duan)(duan)靜(jing)態(tai)輸(shu)入(ru)電(dian)流在1mA左右(you)，輸(shu)入(ru)電(dian)容10PF左右(you)，輸(shu)入(ru)阻抗(kang)相(xiang)當高(gao)，高(gao)速CMOS電(dian)路的(de)(de)(de)輸(shu)出端(duan)(duan)都有相(xiang)當的(de)(de)(de)帶載(zai)能力(li)，即相(xiang)當大(da)的(de)(de)(de)輸(shu)出值，將一(yi)個(ge)(ge)門(men)的(de)(de)(de)輸(shu)出端(duan)(duan)通過一(yi)段很(hen)長線引(yin)到輸(shu)入(ru)阻抗(kang)相(xiang)當高(gao)的(de)(de)(de)輸(shu)入(ru)端(duan)(duan)，反射(she)問(wen)(wen)題(ti)就很(hen)嚴(yan)重，它會引(yin)起信號(hao)(hao)畸變，增加系統噪(zao)聲。當Tpd＞Tr時，就成了一(yi)個(ge)(ge)傳輸(shu)線問(wen)(wen)題(ti)，必須考慮信號(hao)(hao)反射(she)，阻抗(kang)匹配等(deng)問(wen)(wen)題(ti)。

信號在(zai)印(yin)(yin)制(zhi)板上的(de)延遲時(shi)間(jian)與引(yin)線的(de)特性(xing)阻抗(kang)有(you)關，即與印(yin)(yin)制(zhi)線路板材料(liao)的(de)介電常(chang)數有(you)關。可以粗略地認為(wei)，信號在(zai)印(yin)(yin)制(zhi)板引(yin)線的(de)傳輸(shu)速度，約為(wei)光速的(de)1/3到(dao)1/2之間(jian)。微控制(zhi)器構成的(de)系統中常(chang)用邏輯電話(hua)元件的(de)Tr（標準延遲時(shi)間(jian)）為(wei)3到(dao)18ns之間(jian)。

在印(yin)制線路(lu)板(ban)上(shang)，信號(hao)通過(guo)一個(ge)7W的電阻和一段25cm長的引線，線上(shang)延遲時(shi)間大致(zhi)在4~20ns之(zhi)間。也就是(shi)說，信號(hao)在印(yin)刷線路(lu)上(shang)的引線越短越好，最長不(bu)宜超過(guo)25cm。而且過(guo)孔數目也應盡量少，最好不(bu)多(duo)于2個(ge)。

當信(xin)號的(de)上(shang)升時(shi)間快(kuai)于信(xin)號延遲時(shi)間，就(jiu)要(yao)按照快(kuai)電(dian)子學處(chu)理。此時(shi)要(yao)考(kao)慮傳(chuan)輸線的(de)阻抗匹配，對于一塊(kuai)印刷(shua)線路板上(shang)的(de)集成(cheng)塊(kuai)之間的(de)信(xin)號傳(chuan)輸，要(yao)避免出(chu)現Td＞Trd的(de)情況，印刷(shua)線路板越大系統的(de)速度(du)就(jiu)越不能太快(kuai)。

減小信號線間的交叉干擾

A點(dian)一個(ge)(ge)上(shang)升時(shi)(shi)間(jian)為Tr的(de)(de)(de)階(jie)躍信(xin)(xin)(xin)號(hao)(hao)通過(guo)引(yin)線(xian)(xian)AB傳(chuan)向B端。信(xin)(xin)(xin)號(hao)(hao)在(zai)AB線(xian)(xian)上(shang)的(de)(de)(de)延(yan)(yan)遲(chi)(chi)時(shi)(shi)間(jian)是(shi)Td。在(zai)D點(dian)，由(you)(you)于A點(dian)信(xin)(xin)(xin)號(hao)(hao)的(de)(de)(de)向前傳(chuan)輸(shu)，到(dao)達B點(dian)后(hou)的(de)(de)(de)信(xin)(xin)(xin)號(hao)(hao)反射(she)和AB線(xian)(xian)的(de)(de)(de)延(yan)(yan)遲(chi)(chi)，Td時(shi)(shi)間(jian)以后(hou)會感應(ying)出一個(ge)(ge)寬(kuan)度(du)為Tr的(de)(de)(de)頁脈(mo)沖信(xin)(xin)(xin)號(hao)(hao)。在(zai)C點(dian)，由(you)(you)于AB上(shang)信(xin)(xin)(xin)號(hao)(hao)的(de)(de)(de)傳(chuan)輸(shu)與(yu)(yu)反射(she)，會感應(ying)出一個(ge)(ge)寬(kuan)度(du)為信(xin)(xin)(xin)號(hao)(hao)在(zai)AB線(xian)(xian)上(shang)的(de)(de)(de)延(yan)(yan)遲(chi)(chi)時(shi)(shi)間(jian)的(de)(de)(de)兩倍，即2Td的(de)(de)(de)正脈(mo)沖信(xin)(xin)(xin)號(hao)(hao)。這就是(shi)信(xin)(xin)(xin)號(hao)(hao)間(jian)的(de)(de)(de)交(jiao)叉(cha)干(gan)擾。干(gan)擾信(xin)(xin)(xin)號(hao)(hao)的(de)(de)(de)強度(du)與(yu)(yu)C點(dian)信(xin)(xin)(xin)號(hao)(hao)的(de)(de)(de)di/at有關(guan)，與(yu)(yu)線(xian)(xian)間(jian)距離有關(guan)。當兩信(xin)(xin)(xin)號(hao)(hao)線(xian)(xian)不是(shi)很(hen)長(chang)時(shi)(shi)，AB上(shang)看到(dao)的(de)(de)(de)實際是(shi)兩個(ge)(ge)脈(mo)沖的(de)(de)(de)迭加。

CMOS工藝制造的(de)微控制由輸入阻(zu)抗(kang)(kang)高(gao)，噪聲高(gao)，噪聲容限也很高(gao)，數(shu)字電路是迭(die)加100~200mv噪聲并不影響其工作。若圖中(zhong)AB線(xian)(xian)(xian)是一(yi)(yi)模擬(ni)信號，這種干擾(rao)就變(bian)(bian)為(wei)不能容忍(ren)。如印刷線(xian)(xian)(xian)路板為(wei)四層板，其中(zhong)有一(yi)(yi)層是大(da)面(mian)積的(de)地(di)，或(huo)雙面(mian)板，信號線(xian)(xian)(xian)的(de)反(fan)面(mian)是大(da)面(mian)積的(de)地(di)時，這種信號間的(de)交叉(cha)干擾(rao)就會變(bian)(bian)小。原因是，大(da)面(mian)積的(de)地(di)減(jian)小了信號線(xian)(xian)(xian)的(de)特(te)性阻(zu)抗(kang)(kang)，信號在(zai)D端的(de)反(fan)射(she)大(da)為(wei)減(jian)小。特(te)性阻(zu)抗(kang)(kang)與信號線(xian)(xian)(xian)到地(di)間的(de)介(jie)質(zhi)(zhi)的(de)介(jie)電常數(shu)的(de)平方成反(fan)比(bi)，與介(jie)質(zhi)(zhi)厚(hou)度的(de)自然(ran)對數(shu)成正比(bi)。若AB線(xian)(xian)(xian)為(wei)一(yi)(yi)模擬(ni)信號，要避免數(shu)字電路信號線(xian)(xian)(xian)CD對AB的(de)干擾(rao)，AB線(xian)(xian)(xian)下方要有大(da)面(mian)積的(de)地(di)，AB線(xian)(xian)(xian)到CD線(xian)(xian)(xian)的(de)距離要大(da)于AB線(xian)(xian)(xian)與地(di)距離的(de)2~3倍。可(ke)用局部屏蔽地(di)，在(zai)有引結的(de)一(yi)(yi)面(mian)引線(xian)(xian)(xian)左(zuo)右兩側布以地(di)線(xian)(xian)(xian)。

減小來自電源的噪聲

電(dian)(dian)(dian)(dian)(dian)源(yuan)在向系統提供能(neng)源(yuan)的(de)(de)同時，也將其噪(zao)聲(sheng)加到所供電(dian)(dian)(dian)(dian)(dian)的(de)(de)電(dian)(dian)(dian)(dian)(dian)源(yuan)上。電(dian)(dian)(dian)(dian)(dian)路(lu)中微控制(zhi)器的(de)(de)復位線(xian)，中斷(duan)線(xian)，以及其它(ta)一些(xie)控制(zhi)線(xian)最(zui)容易受(shou)外界噪(zao)聲(sheng)的(de)(de)干擾(rao)。電(dian)(dian)(dian)(dian)(dian)網上的(de)(de)強干擾(rao)通過電(dian)(dian)(dian)(dian)(dian)源(yuan)進(jin)入電(dian)(dian)(dian)(dian)(dian)路(lu)，即使電(dian)(dian)(dian)(dian)(dian)池供電(dian)(dian)(dian)(dian)(dian)的(de)(de)系統，電(dian)(dian)(dian)(dian)(dian)池本身(shen)也有(you)高頻噪(zao)聲(sheng)。模(mo)擬(ni)(ni)電(dian)(dian)(dian)(dian)(dian)路(lu)中的(de)(de)模(mo)擬(ni)(ni)信號更(geng)經受(shou)不住來自電(dian)(dian)(dian)(dian)(dian)源(yuan)的(de)(de)干擾(rao)。

注意印刷線板與元器件的高頻特性

在高(gao)頻情況下，印(yin)刷線(xian)路板上的(de)引線(xian)，過(guo)孔，電阻、電容(rong)、接插件(jian)的(de)分(fen)(fen)布(bu)電感(gan)與電容(rong)等不(bu)可忽略(lve)(lve)。電容(rong)的(de)分(fen)(fen)布(bu)電感(gan)不(bu)可忽略(lve)(lve)，電感(gan)的(de)分(fen)(fen)布(bu)電容(rong)不(bu)可忽略(lve)(lve)。電阻產(chan)生(sheng)對高(gao)頻信號的(de)反射(she)(she)，引線(xian)的(de)分(fen)(fen)布(bu)電容(rong)會起作用(yong)，當(dang)長度(du)大于噪聲(sheng)頻率相應(ying)波(bo)長的(de)1/20時，就產(chan)生(sheng)天線(xian)效(xiao)應(ying)，噪聲(sheng)通過(guo)引線(xian)向(xiang)外(wai)發(fa)射(she)(she)。

印刷線路板的過孔(kong)大約引起0.6pf的電容。

一個集成(cheng)電路本身(shen)的封裝材料引入2~6pf電容。

一(yi)個線路(lu)板(ban)上(shang)的(de)接插(cha)件，有520nH的(de)分布電(dian)感。一(yi)個雙列直(zhi)扦的(de)24引腳集成電(dian)路(lu)扦座，引入4~18nH的(de)分布電(dian)感。

這些小的(de)分布參數對(dui)于(yu)這行較(jiao)低頻(pin)率下的(de)微控制器系(xi)統(tong)中是可以忽略不(bu)計的(de)；而對(dui)于(yu)高速系(xi)統(tong)必須予(yu)以特別(bie)注意。

元件布置要合理分區

元件在印刷(shua)線(xian)路板(ban)上排列的(de)(de)位置要(yao)充分考慮(lv)抗電(dian)(dian)磁(ci)干擾(rao)問題(ti)，原則(ze)之一(yi)是各部(bu)件之間的(de)(de)引線(xian)要(yao)盡量(liang)短(duan)。在布局(ju)上，要(yao)把模擬信(xin)號部(bu)分，高速數字電(dian)(dian)路部(bu)分，噪聲源部(bu)分（如繼電(dian)(dian)器，大電(dian)(dian)流開關(guan)等）這三部(bu)分合理地分開，使相互(hu)間的(de)(de)信(xin)號耦合為最小。

處理好接地線

印刷電(dian)(dian)路板上，電(dian)(dian)源線和地線最重要(yao)。克服電(dian)(dian)磁干擾，最主要(yao)的手段就(jiu)是接地。

對(dui)于雙(shuang)面(mian)板(ban)(ban)，地(di)線布置特別講究，通過采用單(dan)(dan)點(dian)接(jie)(jie)(jie)(jie)地(di)法(fa)，電(dian)源(yuan)(yuan)和地(di)是從電(dian)源(yuan)(yuan)的(de)兩端(duan)接(jie)(jie)(jie)(jie)到印刷(shua)線路(lu)板(ban)(ban)上(shang)(shang)來的(de)，電(dian)源(yuan)(yuan)一(yi)個(ge)(ge)接(jie)(jie)(jie)(jie)點(dian)，地(di)一(yi)個(ge)(ge)接(jie)(jie)(jie)(jie)點(dian)。印刷(shua)線路(lu)板(ban)(ban)上(shang)(shang)，要有多個(ge)(ge)返回地(di)線，這(zhe)些都(dou)會聚到回電(dian)源(yuan)(yuan)的(de)那個(ge)(ge)接(jie)(jie)(jie)(jie)點(dian)上(shang)(shang)，就是所(suo)謂(wei)單(dan)(dan)點(dian)接(jie)(jie)(jie)(jie)地(di)。所(suo)謂(wei)模擬(ni)地(di)、數字(zi)地(di)、大功率(lv)器件地(di)開分，是指布線分開，而最后都(dou)匯集到這(zhe)個(ge)(ge)接(jie)(jie)(jie)(jie)地(di)點(dian)上(shang)(shang)來。與印刷(shua)線路(lu)板(ban)(ban)以外的(de)信號(hao)(hao)相連(lian)時(shi)，通常采用屏(ping)蔽電(dian)纜(lan)。對(dui)于高(gao)頻和數字(zi)信號(hao)(hao)，屏(ping)蔽電(dian)纜(lan)兩端(duan)都(dou)接(jie)(jie)(jie)(jie)地(di)。低(di)頻模擬(ni)信號(hao)(hao)用的(de)屏(ping)蔽電(dian)纜(lan)，一(yi)端(duan)接(jie)(jie)(jie)(jie)地(di)為好。

對噪聲和干擾非(fei)常敏感的電(dian)路或高頻噪聲特別嚴重(zhong)的電(dian)路應該用金屬罩(zhao)屏蔽(bi)起來。

用好去耦電容。

好(hao)的(de)(de)(de)(de)高(gao)(gao)頻去(qu)耦(ou)電(dian)容(rong)(rong)(rong)可以(yi)去(qu)除高(gao)(gao)到1GHZ的(de)(de)(de)(de)高(gao)(gao)頻成(cheng)份。陶瓷片電(dian)容(rong)(rong)(rong)或多層陶瓷電(dian)容(rong)(rong)(rong)的(de)(de)(de)(de)高(gao)(gao)頻特性較(jiao)好(hao)。設(she)計(ji)印刷線(xian)路(lu)(lu)板(ban)時(shi)，每(mei)個集(ji)成(cheng)電(dian)路(lu)(lu)的(de)(de)(de)(de)電(dian)源，地之間(jian)都要加一個去(qu)耦(ou)電(dian)容(rong)(rong)(rong)。去(qu)耦(ou)電(dian)容(rong)(rong)(rong)有(you)兩個作(zuo)用：一方(fang)面(mian)(mian)是本集(ji)成(cheng)電(dian)路(lu)(lu)的(de)(de)(de)(de)蓄能(neng)電(dian)容(rong)(rong)(rong)，提供和吸收該集(ji)成(cheng)電(dian)路(lu)(lu)開門關(guan)門瞬(shun)間(jian)的(de)(de)(de)(de)充放電(dian)能(neng)；另一方(fang)面(mian)(mian)旁路(lu)(lu)掉該器件的(de)(de)(de)(de)高(gao)(gao)頻噪(zao)聲(sheng)。數字電(dian)路(lu)(lu)中(zhong)典型的(de)(de)(de)(de)去(qu)耦(ou)電(dian)容(rong)(rong)(rong)為(wei)0.1uf的(de)(de)(de)(de)去(qu)耦(ou)電(dian)容(rong)(rong)(rong)有(you)5nH分布(bu)電(dian)感，它的(de)(de)(de)(de)并(bing)行共振頻率大約(yue)在7MHz左右，也(ye)就是說對(dui)于(yu)10MHz以(yi)下(xia)的(de)(de)(de)(de)噪(zao)聲(sheng)有(you)較(jiao)好(hao)的(de)(de)(de)(de)去(qu)耦(ou)作(zuo)用，對(dui)40MHz以(yi)上的(de)(de)(de)(de)噪(zao)聲(sheng)幾乎不起作(zuo)用。

1uf，10uf電(dian)(dian)容，并(bing)行共(gong)振(zhen)頻率在(zai)(zai)20MHz以上(shang)，去(qu)除高頻率噪聲的效果要好(hao)一(yi)些。在(zai)(zai)電(dian)(dian)源進入(ru)印(yin)刷板的地方(fang)和(he)一(yi)個(ge)1uf或10uf的去(qu)高頻電(dian)(dian)容往(wang)(wang)往(wang)(wang)是有利(li)的，即使是用電(dian)(dian)池供電(dian)(dian)的系統也需要這種電(dian)(dian)容。

每10片(pian)(pian)左(zuo)右的(de)(de)集成(cheng)電(dian)(dian)路要加一片(pian)(pian)充放(fang)電(dian)(dian)電(dian)(dian)容(rong)(rong)(rong)，或稱為蓄(xu)放(fang)電(dian)(dian)容(rong)(rong)(rong)，電(dian)(dian)容(rong)(rong)(rong)大小(xiao)可(ke)選10uf。最(zui)好不用電(dian)(dian)解電(dian)(dian)容(rong)(rong)(rong)，電(dian)(dian)解電(dian)(dian)容(rong)(rong)(rong)是(shi)兩(liang)層溥膜卷起(qi)來(lai)的(de)(de)，這種卷起(qi)來(lai)的(de)(de)結構在高頻時(shi)表(biao)現為電(dian)(dian)感，最(zui)好使(shi)用膽電(dian)(dian)容(rong)(rong)(rong)或聚碳酸醞電(dian)(dian)容(rong)(rong)(rong)。

去耦電容值的(de)選取并不嚴格，可按C=1/f計算(suan)；即10MHz取0.1uf，對微(wei)控制器(qi)構成的(de)系(xi)統(tong)，取0.1~0.01uf之間(jian)都可以。

電子產品設計降低噪聲與電磁干擾的措施

• 能用低速芯片就不用高速的，高速芯片用在關鍵地方。
• 可用串一個電阻的辦法，降低控制電路上下沿跳變速率。
• 盡量為繼電器等提供某種形式的阻尼。
• 使用滿足系統要求的最低頻率時鐘。
• 時鐘產生器盡量靠近到用該時鐘的器件。石英晶體振蕩器外殼要接地。
• 用地線將時鐘區圈起來，時鐘線盡量短。
• I/O驅動電路盡量靠近印刷板邊，讓其盡快離開印刷板。對進入印制板的信號要加濾波，從高噪聲區來的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射。
• MCD無用端要接高，或接地，或定義成輸出端，集成電路上該接電源地的端都要接，不要懸空。
• 閑置不用的門電路輸入端不要懸空，閑置不用的運放正輸入端接地，負輸入端接輸出端。 (10) 印制板盡量使用45折線而不用90折線布線以減小高頻信號對外的發射與耦合。
• 印制板按頻率和電流開關特性分區，噪聲元件與非噪聲元件要距離再遠一些。
• 單面板和雙面板用單點接電源和單點接地、電源線、地線盡量粗，經濟是能承受的話用多層板以減小電源，地的容生電感。
• 時鐘、總線、片選信號要遠離I/O線和接插件。
• 模擬電壓輸入線、參考電壓端要盡量遠離數字電路信號線，特別是時鐘。
• 對A/D類器件，數字部分與模擬部分寧可統一下也不要交叉。
• 時鐘線垂直于I/O線比平行I/O線干擾小，時鐘元件引腳遠離I/O電纜。
• 元件引腳盡量短，去耦電容引腳盡量短。
• 關鍵的線要盡量粗，并在兩邊加上保護地。高速線要短要直。
• 對噪聲敏感的線不要與大電流，高速開關線平行。
• 石英晶體下面以及對噪聲敏感的器件下面不要走線。
• 弱信號電路，低頻電路周圍不要形成電流環路。
• 任何信號都不要形成環路，如不可避免，讓環路區盡量小。
• 每個集成電路一個去耦電容。每個電解電容邊上都要加一個小的高頻旁路電容。
• 用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲能電容。使用管狀電容時，外殼要接地。