PCBA成品中最核(he)心的(de)部分便是線(xian)(xian)(xian)路板(ban)，而PCB線(xian)(xian)(xian)路板(ban)最基礎(chu)的(de)便是線(xian)(xian)(xian)路，PCBA克隆加工及PCBA開發(fa)加工中對于PCB線(xian)(xian)(xian)路板(ban)布線(xian)(xian)(xian)的(de)了(le)解是必不可少的(de)。

PCB布線應遵循的基本規則

一、控制走線方向

輸入和輸出端(duan)的(de)(de)導線(xian)應盡量(liang)避(bi)免相(xiang)鄰(lin)平(ping)(ping)行。在(zai) PCB 布(bu)線(xian)時(shi)(shi)，相(xiang)鄰(lin)層(ceng)的(de)(de)走線(xian)方向(xiang)(xiang)成正交結(jie)構，避(bi)免將不同(tong)的(de)(de)信(xin)號線(xian)在(zai)相(xiang)鄰(lin)層(ceng)走成同(tong)一方向(xiang)(xiang)，以(yi)減少不必要的(de)(de)層(ceng)間(jian)竄擾(rao)。信(xin)號串擾(rao)對PCBA加工成品(pin)的(de)(de)功(gong)能影響較(jiao)大。當 PCB 布(bu)線(xian)受到結(jie)構限制（如某(mou)些背板）難以(yi)避(bi)免出現平(ping)(ping)行布(bu)線(xian)時(shi)(shi)，特別是在(zai)信(xin)號速率(lv)較(jiao)高(gao)時(shi)(shi)，應考慮用(yong)地平(ping)(ping)面隔離各布(bu)線(xian)層(ceng)，用(yong)地線(xian)隔離各信(xin)號線(xian)。相(xiang)鄰(lin)層(ceng)的(de)(de)走線(xian)方向(xiang)(xiang)示意圖(tu)如下圖(tu)。

二、檢查走線的開環和閉環

在PCB布線時(shi)，為了避免布線產(chan)生的(de)(de)“天線效應”，減少(shao)不(bu)必要的(de)(de)干擾輻射和接收，一般(ban)不(bu)允許出現(xian)一端浮空(kong)的(de)(de)布線形式，否則可能給(gei)PCBA加工帶(dai)來不(bu)可預(yu)知的(de)(de)結果。 

要防(fang)止信(xin)號線在(zai)不同層(ceng)(ceng)間形成(cheng)自(zi)環。在(zai)多層(ceng)(ceng)板(ban)設計中容易發生此類問題(ti)，而自(zi)環將引起輻射干擾。

三、控制走線的長度

1. 使走線長度盡可能的短

在(zai) PCB 布線時，應該使走(zou)(zou)線長(chang)度盡可能(neng)的短，以減少由(you)走(zou)(zou)線長(chang)度帶來的干擾問題(ti)

2. 調整走線長度

PCBA加工對時序有嚴格的要(yao)求(qiu)，為了滿足信號時序的要(yao)求(qiu)，對PCB上(shang)的信號走線(xian)長度進行調(diao)整已經成為PCB設計(ji)工作(zuo)的一部分。

走線(xian)長度(du)的調整包(bao)括以下兩(liang)個方面(mian)的要求(qiu)。

 

• a. 要求走線長度保持一致，保證信號同步到達若干個接收器。有時在PCB上的一組信號線之間存在著相關性，如總線，就需要對其長度進行校正，因為需要信號在接收端同步。調整方法就是找出其中最長的那根走線，然后將其他走線調整到等長。
• b. 控制兩個器件之間的走線延遲為某一個特定值，如控制器件A、B之間的導線延遲為1ns，而這樣的要求往往由電路設計者提出，但由PCB工程師去實現。需要注意的是，在PCB上的信號傳播速度是與PCB的材料、走線的結構、走線的寬度、過孔等因素相關的。通過信號傳播速度，可以計算出所要求的走線延遲對應的走線長度。

 

走線長度的調整(zheng)常采用的是(shi)蛇(she)形線的方式。

四、控制走線分支的長度

在PCB布線時，盡量控制走線分支的長度，使分支的長度盡量短，另外一般要求走線延時t_delay≤t_rise/20，其中t_rise是數(shu)字(zi)信號(hao)的上(shang)升時(shi)間(jian)。走線(xian)分支長度控制示意(yi)圖

五、拐角設計

在(zai)PCB布線(xian)(xian)時,走線(xian)(xian)拐(guai)(guai)(guai)彎(wan)是(shi)不可(ke)避免的(de)(de),當(dang)走線(xian)(xian)出現直(zhi)(zhi)角(jiao)(jiao)(jiao)(jiao)(jiao)拐(guai)(guai)(guai)角(jiao)(jiao)(jiao)(jiao)(jiao)時,在(zai)拐(guai)(guai)(guai)角(jiao)(jiao)(jiao)(jiao)(jiao)處會產生(sheng)額外的(de)(de)寄生(sheng)電(dian)容和(he)寄生(sheng)電(dian)感?走線(xian)(xian)拐(guai)(guai)(guai)彎(wan)的(de)(de)拐(guai)(guai)(guai)角(jiao)(jiao)(jiao)(jiao)(jiao)應避免設計成銳角(jiao)(jiao)(jiao)(jiao)(jiao)和(he)直(zhi)(zhi)角(jiao)(jiao)(jiao)(jiao)(jiao)形(xing)(xing)式,以(yi)免產生(sheng)不必要(yao)的(de)(de)輻射,影(ying)響PCBA加工(gong)成品性(xing)能。同時銳角(jiao)(jiao)(jiao)(jiao)(jiao)和(he)直(zhi)(zhi)角(jiao)(jiao)(jiao)(jiao)(jiao)形(xing)(xing)式的(de)(de)工(gong)藝性(xing)能也不好?要(yao)求所有線(xian)(xian)與線(xian)(xian)的(de)(de)夾角(jiao)(jiao)(jiao)(jiao)(jiao)應大于(yu)等于(yu)135°?在(zai)走線(xian)(xian)確實需要(yao)直(zhi)(zhi)角(jiao)(jiao)(jiao)(jiao)(jiao)拐(guai)(guai)(guai)角(jiao)(jiao)(jiao)(jiao)(jiao)的(de)(de)情(qing)況下,可(ke)以(yi)采(cai)取兩種(zhong)改進方法:一(yi)種(zhong)是(shi)將90°拐(guai)(guai)(guai)角(jiao)(jiao)(jiao)(jiao)(jiao)變成兩個45°拐(guai)(guai)(guai)角(jiao)(jiao)(jiao)(jiao)(jiao);另一(yi)種(zhong)是(shi)采(cai)用(yong)圓角(jiao)(jiao)(jiao)(jiao)(jiao)?圓角(jiao)(jiao)(jiao)(jiao)(jiao)方式是(shi)最好的(de)(de),45°拐(guai)(guai)(guai)角(jiao)(jiao)(jiao)(jiao)(jiao)可(ke)以(yi)用(yong)到10GHz頻率上(shang)?對于(yu)45°拐(guai)(guai)(guai)角(jiao)(jiao)(jiao)(jiao)(jiao)走線(xian)(xian),拐(guai)(guai)(guai)角(jiao)(jiao)(jiao)(jiao)(jiao)長度最好滿足L≥3W?

 

六、差分對走線

為了(le)(le)避免(mian)不理想返回路徑的(de)影響，可以采用差(cha)分對走線。為了(le)(le)獲得較好的(de)信(xin)(xin)號完整性，可以選用差(cha)分對走線來實現高速信(xin)(xin)號傳輸。前面介紹的(de)LVDS電(dian)平的(de)傳輸采用的(de)就是(shi)差(cha)分傳輸線的(de)方式。

1. 差分信號傳輸優點:

• a. 輸出驅動總的di/dt會大幅降低，從而減小了軌道塌陷和潛在的電磁干擾。
• b. 與單端放大器相比，接收器中的差分放大器有更高的增益。
• c. 差分信號在一對緊耦合差分對中傳輸時，在返回路徑中對付串擾和突變的魯棒性更好。
• d. 因為每個信號都有自己的返回路徑，所以差分信號通過接插件或封裝時，不易受到開關噪聲的干擾。

2. 差分信號的缺點:

• a. 如果不對差分信號進行恰當的平衡或濾波，或者存在任何共模信號，就可能會產生EMI問題。
• b. 與單端信號相比，傳輸差分信號需要雙倍的信號線。

PCB上的差分對走線如下圖

3. 設計差分對走線時，要遵循以下原則。

• a. 保持差分對的兩信號走線之間的距離S在整個走線上為常數。
• b. 確保D＞2S，以最小化兩個差分對信號之間的串擾。
• c. 使差分對的兩信號走線之間的距離S滿足S=3H，以便使元件的反射阻抗最小化。
• d. 將兩差分信號線的長度保持相等，以消除信號的相位差。
• e. 避免在差分對上使用多個過孔，因為過孔會產生阻抗不匹配和電感。

七、控制PCB導線的阻抗和走線終端匹配

在高速(su)數字電路(lu)(lu)PCBA加(jia)工和射頻電路(lu)(lu)PCBA加(jia)工中，對(dui)PCB導線(xian)(xian)的阻抗(kang)是有要求(qiu)的，需(xu)要控制PCB導線(xian)(xian)的阻抗(kang)。在PCB布線(xian)(xian)時，同(tong)一(yi)(yi)網絡的線(xian)(xian)寬(kuan)應保(bao)持(chi)一(yi)(yi)致(zhi)。由于線(xian)(xian)寬(kuan)的變化(hua)(hua)會造成(cheng)線(xian)(xian)路(lu)(lu)特(te)性阻抗(kang)的不均勻，對(dui)高速(su)數字電路(lu)(lu)傳輸的信號會產生反射，故在設計中應該(gai)盡量避(bi)免出現這種情況。在某(mou)些條件下(xia)，如(ru)接(jie)插件引(yin)出線(xian)(xian)、BGA封(feng)裝(zhuang)的引(yin)出線(xian)(xian)等類(lei)似的結構(gou)時，如(ru)果(guo)無法避(bi)免線(xian)(xian)寬(kuan)的變化(hua)(hua)，應該(gai)盡量控制和減少(shao)中間不一(yi)(yi)致(zhi)部(bu)分的有效(xiao)長度。

在高速(su)數字電路中(zhong)，當PCB布(bu)(bu)線的(de)延遲時間大于信號上升(sheng)時間（或下降時間）的(de)1/4時，該(gai)布(bu)(bu)線即可以看成傳(chuan)輸(shu)線。為了保證(zheng)信號的(de)輸(shu)入和(he)輸(shu)出阻(zu)抗與傳(chuan)輸(shu)線的(de)阻(zu)抗正確匹配，可以采(cai)用(yong)多(duo)種(zhong)形式(shi)的(de)終端匹配方(fang)法(fa)，所選擇(ze)的(de)匹配方(fang)法(fa)與網絡的(de)連接方(fang)式(shi)和(he)布(bu)(bu)線的(de)拓撲結(jie)構有關。

八、設計接地保護走線

在(zai)(zai)模擬電路的(de)(de)PCB設(she)計中(zhong)(zhong)，保護走(zou)線(xian)被廣泛地(di)使用，例如(ru)，在(zai)(zai)一個沒有完(wan)整的(de)(de)地(di)平面的(de)(de)兩層板中(zhong)(zhong)，如(ru)果在(zai)(zai)一個敏感的(de)(de)音頻(pin)輸(shu)入(ru)電路的(de)(de)走(zou)線(xian)兩邊并行走(zou)一對(dui)接地(di)的(de)(de)走(zou)線(xian)，串擾(rao)可以減少一個數量(liang)級。

在(zai)數字(zi)電路中，可以(yi)采用一個完整(zheng)的接(jie)地平(ping)面取代接(jie)地保(bao)護(hu)(hu)走線(xian)(xian)，接(jie)地保(bao)護(hu)(hu)走線(xian)(xian)在(zai)很多地方比完整(zheng)的接(jie)地平(ping)面更有優勢。

根(gen)據經驗，在兩條(tiao)微帶線之間插入兩端接(jie)地的第三條(tiao)線，兩條(tiao)微帶之間的耦合則會減半。如果第三條(tiao)線通(tong)過很多通(tong)孔(kong)連(lian)接(jie)到接(jie)地平面，則它們(men)的耦合將進(jin)一步減小(xiao)。如果有不(bu)止一個地平面層，則要在每條(tiao)保護(hu)走線的兩端接(jie)地，而不(bu)要在中間接(jie)地。

注意：在數(shu)字電路中，如(ru)果兩條走(zou)(zou)線(xian)(xian)之間(jian)的距離（間(jian)距）足夠并允許引入一(yi)條保護(hu)(hu)走(zou)(zou)線(xian)(xian)，那(nei)么兩條走(zou)(zou)線(xian)(xian)相互之間(jian)的耦合通常已經很低了，也就沒有必要(yao)設置一(yi)條接地保護(hu)(hu)走(zou)(zou)線(xian)(xian)了。

九、防止走線諧振

在PCB布線時，布線長(chang)度不得與其波長(chang)成(cheng)整數倍關系，以免產生諧振現(xian)象。

十、布線的一些工藝要求

1．布線范圍

布線范圍尺寸要(yao)求如表，包括內外層(ceng)線路及銅(tong)箔到板邊、非金(jin)屬(shu)化孔壁(bi)的尺寸。

板外形要素			內層線路及銅箔	外層線路及銅箔
距邊最小尺寸	一般邊		≥0.5（20）	≥0.5（20）
	導槽邊		≥1（40）	導軌深+2
	拼板分離邊	V槽中心	≥1（40）	≥1（40）
		郵票孔邊	≥0.5（20）	≥0.5（20）
距非金(jin)屬化孔壁 最小(xiao)尺寸	一般孔		0.5（20）（隔離圈）	0.3（12）封孔圈
	單板起拔扳手軸孔		2（80）	扳手活動區不能布線

2． 布線的線寬和線距

在PCBA組裝(zhuang)加(jia)工(gong)(gong)密度許可(ke)的(de)(de)情況下，應盡量選用較(jiao)低密度布(bu)線(xian)設(she)計，以(yi)提高無缺(que)陷和(he)可(ke)靠性的(de)(de)制造能力。目前(qian)一般廠家加(jia)工(gong)(gong)能力為：最小線(xian)寬為0.127mm（5mil），最小線(xian)距(ju)為0.127mm（5mil）。常(chang)用的(de)(de)布(bu)線(xian)密度設(she)計參考如表。

名稱	12/10	8/8	6/6	5/5
線寬	0.3（12）	0.2（8）	0.15（6）	0.127（5）
線距	0.25（10）
線焊盤距
焊盤間距

3． 導線與片式元器件焊盤的連接

連(lian)接導線與片(pian)式(shi)元(yuan)器件(jian)時，原則上可以在任意(yi)點連(lian)接。但對采用(yong)再流(liu)焊(han)進行焊(han)接的片(pian)式(shi)元(yuan)器件(jian)，最好按(an)以下原則設計。

a. 對于采(cai)用兩個焊(han)(han)盤(pan)安裝的元(yuan)器件，如電(dian)阻、電(dian)容(rong)，與(yu)(yu)其焊(han)(han)盤(pan)連接的印制(zhi)導線(xian)(xian)最(zui)好從焊(han)(han)盤(pan)中心位置(zhi)對稱引出，且與(yu)(yu)焊(han)(han)盤(pan)連接的印制(zhi)導線(xian)(xian)必須具有一(yi)樣寬度。對線(xian)(xian)寬小于0.3mm（12mil）的引出線(xian)(xian)可以不考慮此條規定。

b. 與(yu)較寬印制(zhi)線連接的焊盤，中(zhong)間最好通(tong)過(guo)一(yi)段窄的印制(zhi)導線過(guo)渡，這(zhe)一(yi)段窄的印制(zhi)導線通(tong)常被稱(cheng)為“隔熱路徑”，否(fou)則(ze)，對于(yu)2125（英制(zhi)即0805）及其(qi)以下片式類SMD，焊接時極易(yi)出現“立(li)片”缺陷。具體要求如圖。

4. 導線與SOIC,PLCC,QFP,SOT等器件的焊盤連接

連接線路與SOIC,PLCC,QFP,SOT等器(qi)件的焊盤(pan)時，一般建議將導線從(cong)焊盤(pan)兩端引出，如圖。

5. 線寬與電流的關系

當信(xin)號平(ping)均電(dian)流比較大(da)時，需要考(kao)慮線(xian)寬(kuan)與電(dian)流的(de)(de)(de)(de)關(guan)系，具體參數可以參考(kao)下表。在PCB設計加工中常用oz（盎(ang)司(si)）作(zuo)為(wei)銅箔(bo)的(de)(de)(de)(de)厚度單位。1oz銅厚定義(yi)為(wei)一平(ping)方英寸面積內銅箔(bo)的(de)(de)(de)(de)重量(liang)為(wei)一盎(ang)，對應的(de)(de)(de)(de)物(wu)理厚度為(wei)35μm。當銅箔(bo)作(zuo)為(wei)導線(xian)并通過較大(da)電(dian)流時，銅箔(bo)寬(kuan)度與載流量(liang)的(de)(de)(de)(de)關(guan)系應參考(kao)表中的(de)(de)(de)(de)數據降額(e)50%去(qu)使用。

PCB布線時應考慮的因素

一、焊盤大小

焊(han)盤(pan)(pan)(pan)中(zhong)心孔要比元(yuan)件引線直徑稍大(da)一(yi)些。焊(han)盤(pan)(pan)(pan)太大(da)易形成虛焊(han)。焊(han)盤(pan)(pan)(pan)外徑D一(yi)般(ban)不小于（d+1.2mm），其(qi)中(zhong)d為引線孔徑。對高密度的數字電路，焊(han)盤(pan)(pan)(pan)最小直徑可取（d+1.0mm）。

二、印刷電路板電路的抗干擾措施

1. 電(dian)源(yuan)線設計

盡量加粗電(dian)源線(xian)(xian)寬(kuan)度，減少(shao)環路電(dian)阻(zu)。同(tong)時，使(shi)電(dian)源線(xian)(xian)、地線(xian)(xian)的走向(xiang)(xiang)和數(shu)據傳遞的方向(xiang)(xiang)一致，這(zhe)樣(yang)有助于增強抗噪聲能力。

2. 地線設計

數字地(di)(di)(di)與模擬地(di)(di)(di)分開。低頻(pin)電路的地(di)(di)(di)應盡量(liang)采用單(dan)點并聯(lian)接地(di)(di)(di)，實(shi)際(ji)布線有困(kun)難時可部分串聯(lian)后再并聯(lian)接地(di)(di)(di)。高頻(pin)電路宜(yi)采用多點串聯(lian)接地(di)(di)(di)，地(di)(di)(di)線應短而粗，高頻(pin)元件周圍盡量(liang)用柵格狀的大面積銅箔。

接(jie)地(di)線(xian)應盡量加粗。若接(jie)地(di)線(xian)用很細的線(xian)條，則(ze)接(jie)地(di)電(dian)位隨電(dian)流的變(bian)化而變(bian)化，使(shi)抗噪聲性能(neng)降低。因此應將接(jie)地(di)線(xian)加粗，使(shi)它(ta)能(neng)通(tong)過三倍于印(yin)制板上的允許電(dian)流。如有可能(neng)，接(jie)地(di)線(xian)應在2～3mm以上。

只由數字電路組成(cheng)的印制板，其接地電路構成(cheng)閉環能提高抗噪聲能力。

三、去耦電容配置

1. 電源輸入端跨接10～100μF的電解電容器。如有可能，接100μF以上的更好。
2. 原則上每個集成電路芯片都應布置一個0.01pF的瓷片電容，如遇印制板空隙不夠，可每4～8個芯片布置一個1～10pF的鉭電容。
3. 對于抗噪能力弱、關斷時電源變化大的元件，如RAM、ROM存儲元件，應在芯片的電源線和地線之間接入去耦電容。
4. 電容引線不能太長，尤其是高頻旁路電容不能有引線。
5. 在印制板中如有接觸器、繼電器、按鈕等元件，操作它們時會產生較大火花放電，必須采用RC電路來吸收放電電流。一般R取1～2kΩ，C取2.2～47μF。
6. CMOS的輸入阻抗很高，且易受感應，因此在使用時對不使用的端口要接地或接正電源。

四、各元件之間的接線

1. 印刷電路中不允許有交叉電路，對于可能交叉的線條，可以用“鉆”、“繞”兩種辦法解決。
2. 同一級電路的接地點應盡量靠近，并且本級電路的電源濾波電容也應接在該級接地點上。
3. 總地線必須嚴格按“高頻—中頻—低頻”逐級按“弱電到強電”的順序排列原則，不可隨便翻來覆去亂接。
4. 在使用IC座的場合下，一定要特別注意IC座上定位槽放置的方位是否正確，并注意各個IC腳位置是否正確。

文章摘自：http://www.pcbhf.com/pcbchaoban/pcbsheji/274.html